

대한민국 특허청

KOREAN INDUSTRIAL PROPERTY OFFICE




별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Industrial
Property Office.

출원번호 : 1998년 특허출원 제12562호
Application Number

출원년월일 : 1998년 4월 9일
Date of Application

출원인 : 삼성전자주식회사
Applicant(s)




1998 년 6 월 2 일

특

허

청

COMMISSIONER



특허출원서

【출원번호】 98-012562

【출원일자】 98/04/09

【발명의 국문명칭】 반도체 장치의 제조 방법

【발명의 영문명칭】 A METHOD FOR FABRICATING A SEMICONDUCTOR DEVICE

【출원인】

【국문명칭】 삼성전자 주식회사

【영문명칭】 SAMSUNG ELECTRONICS CO., LTD.

【대표자】 윤종용

【출원인코드】 14001979

【출원인구분】 국내상법상법인

【전화번호】 02-760-6048

【우편번호】 442-370

【주소】 경기도 수원시 팔달구 매탄동 416번지

【국적】 KR

【대리인】

【성명】 임창현

【대리인코드】 H361

【전화번호】 02-3453-7631

【우편번호】 135-080

【주소】 서울특별시 강남구 역삼동 827-53 삼호빌딩 3층

【발명자】

【국문성명】 강승동

【영문성명】 KANG, SEUNG DONG

【주민등록번호】 700325-1057646

【우편번호】 152-052

【주소】 서울특별시 구로구 구로2동 317-11번지

【국적】 KR

【발명자】

【국문성명】 고창석

【영문성명】 KO, CHANG SEOG

【주민등록번호】 741225-1657611

【우편번호】 153-023

【주소】 서울특별시 금천구 가산동 149-48번지 영화그린빌라 2동 503호

【국적】 KR

【발명자】

【국문성명】 이승진

【영문성명】 LEE, SEUNG JIN

【주민등록번호】 720403-1105220

【우편번호】 606-020

【주소】 부산광역시 영도구 대평동 2가 24번지 4/3

【국적】 KR

● **명자】**

【국문성명】 이경복

【영문성명】 LEE, KYOUNG BOK

【주민등록번호】 660805-1323727

【우편번호】 441-430

【주소】 경기도 수원시 권선구 장지동 6-53번지

【국적】 KR

【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다.

대리인

임창현 (인)

【심사청구】 특허법 제60조의 규정에 의하여 위와 같이 출원심사를 청구합니다.

대리인

임창현 (인)

【수신처】 특허청장 귀하

【수수료】

【기본출원료】 20 면 29,000 원

【가산출원료】 3 면 3,000 원

【우선권주장료】 0 건 0 원

【심사청구료】 18 항 685,000 원

【합계】 717,000 원

【첨부서류】 1. 요약서, 명세서(및 도면) 각 1통

2. 출원서 부분, 요약서, 명세서(및 도면)을 포함하는 FD부분 1통





3. 위임장(및 동 번역문)

【요약서】

【요약】

여기에 개시된 것은 커패시터의 하부 전극으로 사용하는 스토리지 전극상에 HSG층을 형성하는 방법에 관한 것으로서, 기판온도안정화단계에서 기판(20)의 온도가 안정화 되기 전에 약 5 SCCM이하의 소스가스를 반응챔버내로 주입하는 것에 의해서 도전층 패턴(26)의 표면에 미량의 실리콘이 도포(deposit)되게 하는 단계를 포함한다. 이렇게 생성된 실리콘은 기판온도의 안정화후에 증가된 소스가스의 주입으로 HSG핵(26a)이 아주 용이하게 생성되도록 하는데 이용된다. 기판온도안정화 후에, 챔버내로 주입되는 소스가스의량을 증가하여 HSG핵을 형성하고, 이어 열처리단계로 진행하여 HSG핵을 성장시켜서 HSG층이 형성되게 한다.

【대표도】



【명세서】

【발명의 명칭】

반도체 장치의 제조 방법(a method for fabricating a semiconductor device)

【도면의 간단한 설명】

도 1a 내지 도 1c는 커패시터 하부전극의 표면에 HSG층을 선택적으로 형성하는 종래 제조방법의 단계들을 보여주고 있는 공정도이고;

도 2는 냉벽형 반응챔버를 이용하여 커패시터 하부전극의 표면에 HSG층을 형성하는 종래 제조방법을 설명하기 위하여 반응챔버의 온도와 반응시간의 관계를 보여주는 그래프이며;

도 3은 워멜형 반응챔버를 이용하여 커패시터 하부전극의 표면에 HSG층을 형성하는 방법을 설명하기 위하여 반응챔버의 온도와 반응시간의 관계를 보여주고 있는 그래프이고;

도 4a 내지 도 4c는 커패시터 하부전극의 표면에 HSG층을 선택적으로 형성하는 본 발명의 신규한 제조방법의 단계들을 보여주고 있는 공정도이며;

도 5는 본 발명의 커패시터 제조방법을 설명하기 위하여 반응챔버의 온도와 반응시간의 관계를 보여주는 그래프이고; 그리고

도 6a 및 도 6b는 각각 종래기술과 본 발명에 의해 커패시터하부전극의 표면에 형성된 HSG층의 평균 그레인 사이즈 (average grain size)를 비교하기 위한 평면 사진들이다.

*도면의 주요부분에 대한 부호 설명

20 : 반도체 기판

22 : 절연막

24 : 도전층 패턴 (커패시터 하부전극)

26a : HSG핵

26b : HSG층

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 더 구체적으로는 커패시터의 하부 전극으로 사용하기 위한 스토리지 전극(storage electrode)을 제조하는 방법에 관한 것이다.

최근, 커패시터의 커패시턴스를 증가하기 위하여, 스토리지 전극의 표면적을 넓혀서 커패시턴스를 증가하는 다양한 방법들이 제안되었다. 그러한 방법들중, 제조 공정의 용이함 때문에 커패시터 하부 전극의 표면에 선택적으로 HSG(Hemi Spherical Grain)를 형성하는 방법이 널리 사용되고 있다. 이러한 방법에 의해 제조된 커패시터 하부 전극은 오목볼록(a concave-convex)한 표면을 갖기 때문에, 그의 표면적이 넓어지게 되고 넓어지는 만큼 커패시턴스가 증가된다.

커패시터의 전극은 통상 도핑된 실리콘층으로 형성되어 있다. 이 전극상에 HSG를 형성하는 데 있어서 중요한 사항중의 하나가 커패시터상하부전극층사이의 산화막상에 HSG가 형성되지 않도록 하고 그리고 상기 커패시터하부전극상에만 선택적으로 형성되게 하는 것이다.

커패시터하부전극상에 HSG를 형성하기 위한 두가지의 방법이 있다. 하나는 커패시터 하부전극이 산화막의 콘택홀내에 충전되어 있는 기판 전면에서 HSG를 증착한 후 상기 산화막상에 형성되어 있는 HSG를 에치 백하는 방법인 블랭킷(blanket) HSG 형성방법이다. 다른 하나는 기판상의 산화막에 있는 콘택홀내에 충전되어 있는 커패시터 하부 전극상에만 HSG가 형성되도록 하는 선택적 HSG 형성방법이다.

상기 블랭킷 HSG 형성방법은 에치 백시 커패시터 하부전극상에 있는 HSG의 일부분이 함께 제거되기 때문에 실제 얻을 수 있는 커패시턴스는 작아지는 문제점을 갖고 있다. 따라서 현재는 선택적 HSG형성 방법이 주로 이용되고 있다.

도 1a 내지 도 1c는 커패시터 하부전극의 표면에 HSG층을 선택적으로 형성하는 방법의 공정들을 보여주고 있는 공정도(flow diagram)이다.

선택적 HSG형성방법은, 반도체기판(10)상에 형성된 산화막(12)의 콘택 홀내에 도프된 폴리실리콘을 충전하는 것에 의해 커패시터 하부전극(14)을 형성하는 단계(도 1a)와, 반응챔버내에 반응가스를 주입하여 상기 커패시터 하부전극(14)의 표면에 HSG핵(HSG nuclei: 16)을 형성하는 단계(도 1b) 및, 상기 HSG핵(16)의 성장에 의해 HSG층(16a)을 형성하는 단계(도 1c)로 이루어 진다.

이와 같은 선택적 HSG 형성 공정은 일반적으로 냉벽형(cold wall type)반응 챔버 또는 워밍형(warm wall type) 반응챔버에서 진행되는데, 그 이유는 선택적 소실 마진(selectivity loss margin : 실리콘 전극상에 HSG를 형성할 때, 근처의 산화막에 HSG가 형성되는 정도)이 가장 우수하기 때문이다.

냉벽형 반응챔버는 내벽에 반응가스가 부착되는 것을 방지하기 위하여 냉각

수를 내벽에서 플로우시켜서 그 내벽을 $10^{\circ}\text{C} \sim 20^{\circ}\text{C}$ 정도의 온도로 유지시키는 반응 챔버이다. 텀셴형 반응챔버는 반응챔버의 셴을 구성하는 석영튜브(quartz tube)와 탄화규소 튜브를 $200^{\circ}\text{C} \sim 500^{\circ}\text{C}$ 의 온도로 유지하고 또한 기판을 일정한 온도로 가열시킨 다음 반응챔버내에 주입되는 반응가스를 프리 히팅(pre-heating)시키는 반응 챔버이다.

이와 같은 냉벽형 반응챔버와 텀셴형 반응챔버를 이용하여 HSG막을 커패시터 스토리지전극의 표면에 형성하는 종래 커패시터 제조방법은 아래에서 첨부된 도 2와 도3을 참조하여 상세하게 설명될 것이다.

도 2는 냉벽형 반응챔버를 이용하여 커패시터 하부전극의 표면에 HSG층을 형성하는 방법을 설명하기 위한 그래프로서, 반응챔버의 온도와 반응시간의 관계를 보여주고 있다.

도 2를 참조하면, 냉벽형 반응챔버를 이용하는 HSG층의 형성방법은 크게 온도안정화단계(T1)와 HSG형성단계(T2)로 구별될 수 있다. 온도안정화단계는 반응챔버내의 온도가 기판온도와 동일하게 한 다음 반응챔버내로 주입되는 반응가스가 기판과 반응하도록 하는 것이다. 냉벽형 반응챔버의 내벽에는 상술한 바와 같은 이유로 냉각수가 흐르고 있다. 따라서 반응챔버에 주입되는 반응가스들은 기판에 비해 상대적으로 낮은 온도로 기판에 접근하게 된다. 반응가스가 기판에 도달되면 기판과 반응가스 사이의 온도차가 크기 때문에 반응가스가 기판온도와 동일한 온도로 가열되어 기판과 반응하기 까지는 비교적 많은 시간이 걸린다.

따라서 HSG 형성에 소요되는 시간이 길어져서 결국 커패시터의 생산성이 저

하된다. 커패시터는 대부분의 반도체장치에 사용되기 때문에 반도체의 생산성 저하로 발전하게 된다.

도 3은 워웰형 반응챔버를 이용하여 커패시터 하부전극의 표면에 HSG층을 형성하는 방법을 설명하기 위한 그래프로서, 반응챔버의 온도와 반응시간의 관계를 보여주고 있다.

도 3을 참조하면, 워웰형 반응챔버를 이용한 HSG형성방법은 크게 온도안정화단계(T1')와, HSG핵형성 및 HSG핵 성장단계(T2')로 이루어 진다. 온도안정화단계(T1')는 반응가스와 기판의 반응속도를 빠르게 하기 위하여 반응챔버의 웰이 약 $200^{\circ}\text{C} \sim 500^{\circ}\text{C}$ 의 온도범위내에서 유지된다. 이 온도안정화단계에서는 반응가스가 반응챔버내로 유입되지 않는다. 반응챔버내의 온도가 기판온도와 동일하게 안정화 된 다음, 반응가스를 반응챔버내에 주입하여 HSG핵이 스토리지 전극표면상에 형성 되게 하는 HSG핵형성단계(HSG seeding setp)가 진행된다. 마지막으로 반응가스의 주입을 중단한 다음, 열처리(annealing)에 의해 상기 HSG핵을 성장하는 HSG핵 성장 단계가 진행된다.

도 3을 다시 참조하면, 워웰형 반응챔버의 웰은 상술한 바와 같은 이유로 $200^{\circ}\text{C} \sim 500^{\circ}\text{C}$ 의 온도로 유지되기 때문에 챔버내로 주입되는 반응가스가 기판온도와 동일한 온도로 가열되어서 그 기판과 반응하는 총 시간은 냉벽형 반응챔버에 비해 단축되는 이점이 있다. 그러나, 워웰형 반응챔버를 이용한 HSG형성방법에 의해 제조된 커패시터의 정전용량(capacitance)은 실제로 냉벽형 반응챔버에 비해 약 10%~20% 정도 저하된다. 이는 워웰형 반응챔버를 이용하여 형성된 HSG층의 평균

그레인 사이즈가 냉벽형 반응챔버를 이용한 HSG층보다 비교적 작기 때문이다.

【발명이 이루고자 하는 기술적 과제】

따라서, 본 발명의 목적은 커패시터의 하부 전극에 형성되는 HSG 층의 평균 그레인 크기를 증가시켜서 보다 높은 정전 용량을 갖는 반도체 장치의 커패시터 제조 방법을 제공하기 위함이다.

본 발명의 다른 목적은, 기존의 HSG 제조 방법에서의 커패시터의 정전 용량(capacitance)의 최소 값(Cmin)보다 더 높은 정전 용량(capacitance)의 최소값(Cmin)을 얻을 수 있도록 하는 반도체장치의 커패시터 제조 방법을 제공하는 데 있다.

【발명의 구성 및 작용】

(구성)

상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 장치의 제조 방법은 반응챔버를 히팅하는 단계와; 도포된 폴리실리콘막으로 이루어진 커패시터 전극을 갖는 반도체 기판을 상기 반응챔버내로 로딩하는 단계와; 상기 반응챔버의 내부 온도가 제 1 온도 범위내로 안정화될 때까지 상기 반응챔버내로 제 1 양의 반응 가스를 주입하여 상기 커패시터 전극상에 실리콘막을 형성하는 단계와; 상기 제 2 온도 범위내에서 상기 반도체 기판을 히팅하는 단계와; 상기 내부 온도가 상기 제 1 온도 범위에 이룬후 상기 반응챔버내로 상기 제 1 양의 반응가스보다 많은 양의 제 2 양의 반응 가스를 주입하여 상기 커패시터 전극 상에 복수개의 HSG 핵들을 형성하는 단계와; 그리고 상기 반도체 기판을 어닐링하여 복

수개의 HSG 핵들을 성장하여 상기 커패시터 전극 상에 HSG 막을 형성하는 단계를 포함한다.

본 발명의 다른 특징에 따르면, 반도체 장치의 제조방법은, 반응챔버를 히팅하고, 그것의 내부 온도를 제 1 온도 범위 내로 유지하는 단계와; 상기 반응챔버내로 반응가스를 주입하여 상기 반응 챔버내에 로드된 반도체 기판 상부에 형성되는 커패시터 전극상에 복수 개의 HSG 핵들을 형성하는 단계와; 상기 반도체 기판을 어닐링하여 복수개의 HSG 핵들을 성장하여 상기 커패시터 전극 상에 HSG막을 형성하는 단계를 포함하되, 상기 반응챔버를 히팅하는 단계는 상기 반응챔버의 내부 온도가 제 1 온도범위내로 안정될 때까지 상기 반응챔버내로 상기 미량의 반응 가스를 주입하여 상기 커패시터 전극상에 실리콘막을 형성하는 단계를 포함한다.

본 발명의 또 다른 특징에 따르면, 반도체 장치의 제조방법은, 반응 챔버의 히팅에 의해 제 1 온도범위내로 반응 챔버를 안정화하는 단계와; 반도체 기판 상부에 형성된 커패시터 전극 상에 복수개의 HSG 핵들을 형성하기 위해 사용하는 반응가스를 주입하는 단계와; 그리고 상기 HSG 핵들을 성장시켜 상기 커패시터 전극상에 HSG막을 형성하는 단계를 포함하되, 상기 반응챔버의 안정화단계는 상기 커패시터 전극상에 실리콘 박막을 도포하는 것을 포함한다.

(실시예)

이하 본 발명의 바람직한 실시예에 따른 참조도면 도 내지 도 에 의거하여 설명하면 다음과 같다.

이하, 본 발명의 실시예에 따른 커패시터의 제조방법이 첨부된 도면을 참조

하여 상세하게 설명될 것이다.

이 발명에서, 원형 반응챔버를 이용하여 커패시터 하부전극의 표면에 HSG막이 형성되도록 하는 커패시터의 제조방법이 예로서 설명된다.

도 4a와 도 5에서 도시된 바와같이, 본 발명의 실시예에 따른 신규한 커패시터 제조방법은, 기판(20)의 온도가 안정화 되기 전에 미량의 소스가스(약 5 SCCM이하)를 반응챔버내로 주입하는 것에 의해서 도전층 패턴(26)의 표면에 미량의 실리콘이 도포(deposit)되게 하는 단계를 포함한다. 이렇게 생성된 실리콘은 기판온도의 안정화후에 증가된 소스가스의 주입으로 HSG막(26a)을 아주 용이하게 생성되게 하는데 이용된다.

구체적으로는, 도 4a에 도시한 바와 같이 절연층(22)을 사이에 끼운 채로 형성된 도전층 패턴(24)이 형성된 반도체 기판(20)이 원형 반응챔버(미도시됨)에 로딩(load)된다. 상기 기판(20)이 반응챔버내로 로딩되기 전에 이미 반응챔버가 열수단에 의해 상기 챔버의 내부 분위기 온도는 200℃~500℃ 정도로 유지되어 있으며, 또한 상기 기판을 가열시키는 서셉터는 이에 포함된 코일 또는 탄화규소 히터에 의해 500℃~630℃정의 온도로 유지된다. 상기 반응챔버가 열수단은, 미도시되어 있더라도, 상기 반응챔버의 웰을 이루는 석영튜브와 이 석영튜브를 감싸는 썬스(sus) 및 규소 히터로 구성되어 있음은 이 기술분야에 종사하는 당업자에게는 자명한 것이다. 상기 서셉터는 또한 상기 반응 가스의 유입구와 유출구를 구비하고 있다.

다시 도 4a에 도시된 바와 같이, 상기 기판(20)은 반응챔버로 로딩된 직후

에, 상기 반응챔버의 가스공급관(미도시됨)을 통하여 반응가스가 공급되어 1차 씨딩(seeding)단계로서 HSG핵(26)생성과 2차 씨딩단계로서 HSG 핵(26a)생성이 차례로 실행된다. 상기 반응가스는 HSG 핵(26, 26a)의 형성에 사용하는 가스로서, 실레인(SiH_4), 이실레인(Si_2H_6) 및 DCS로 이루어진 일군중 선택된 적어도 어느하나가 사용될 수 있으나 통상 실리콘을 포함하는 가스이면 사용될 수 있다.

여기서 1차 씨딩은, 도 4a에서 도시된 바와같이, 기판(20)의 온도가 안정화되기 전에 소스가스를 미량(약 5 SCCM이하) 반응챔버내로 주입하여 도전층 패턴(26)을 구성하는 폴리실리콘의 표면에 미량의 실리콘을 도포(deposit)하여 HSG가 형성되는 2차 씨딩단계에서 아주 용이하게 HSG핵이 생성되게 하는 단계를 의미한다. 2차 씨딩은, 도 4b에서 도시된 바와같이, 기판온도가 안정화된 다음 1차 씨딩시에 주입되는 소스가스량보다 많은 소스가스량을 반응챔버내로 주입하여서 단결정의 HSG핵이 상기 폴리실리콘상에 생성되게 하는 단계를 의미한다. 상기 1차, 2차 씨딩공정이 진행되는 동안에 상기 반응챔버 내부의 압력은 상기 반응가스 유입시 1×10^{-3} 토르(tprr)이하로 유지하는 것이 바람직하다.

상술한 2차 씨딩단계가 완료되면, 소스가스의 주입을 중단하고, 열처리(annealing)단계가 실행된다. 이 열처리단계에서는, 도 4c에 도시된 바와같이, HSG핵이 성장하여 HSG층(26b)이 형성된다. 상기 열처리단계인 어닐링 공정은 마찬가지로 1×10^{-3} 토르이하의 압력하에서 실시하는 것이 바람직 하다.

다음은 종래 기술 및 본 발명에 의한 HSG층을 형성하는 방법들을 상호 비교하여 설명한다.

도 1a 내지 도 1c에서 도시된 바와 같이, 종래의 HSG층의 형성 기술은 크게 기판(10)의 온도를 일정한 온도로 안정화시키는 단계와, 안정화된 다음 반응챔버내에 반응가스를 공급하여 HSG핵을 형성하는 씨딩단계 및, 상기 HSG 핵을 HSG층으로 성장시키는 어닐링(annealing)단계로 구별될 수 있다. 이에 대하여, 도 4a 내지 도 4c에서 도시된 바와같이, 본 발명의 HSG층의 형성기술은 기판온도의 안정화과정 중에 미량의 반응가스를 공급하여 도전막 패턴(24)의 표면에 실리콘막(26)을 도포하는 1차 씨딩단계와, 기판온도의 안정화후에 증가된 반응가스를 공급하여 HSG핵(26a)을 생성하는 2차 씨딩단계 및, 통상의 어닐링단계로 구별될 수 있다.

특히, 본 발명의 상기 1차 씨딩단계에서, 반응챔버의 웰의 온도가 200℃ ~ 500℃ 정도로 유지되고 있고, 또한 반응챔버내로 주입되는 반응가스가 약 35℃의 온도로 프리 히팅(pre-heating)된 상태에서 주입되기 때문에, 상기 기판온도의 안정화와 동시에 HSG씨딩이 이루어진다. 이후 상기 기판(20)은 500℃ ~ 630℃의 온도로 가열되어 기판온도, 즉 챔버내부분위기가 안정화된 다음, 증가된 반응가스가 반응챔버내로 공급되는 것에 의해 2차 씨딩이 이루어진다. 상기 내부 분위기가 200℃ ~ 500℃ 정도로 유지되게 하는 것으로는 상기 튜브에 히터를 설치하는 방법과 상기 튜브 자체를 흑체물질 또는 그와 유사한 물질을 사용하여 반응챔버에서 발생된 열이 외부로 복사되지 못하게하는 것에 의해서 상기 튜브의 온도를 유지하는 방법이 적용될 수 있다.

이와같이, 본 발명의 커패시터의 제조방법은, 두 번에 걸쳐서 HSG핵을 형성시키기 때문에, 도 6b에 도시된 바와같이 최종적으로 형성된 HSG 층(26b)의 평균

그레인 크기(average grain size)가 종래의 방법에 의해서 형성된 HSG층(16b)과 비교하여 볼 때 증가되어서, 상기 커패시터는 보다 높은 정전 용량을 가질 수 있다.

즉, 본 발명의 HSG 제조방법에 의해서 제조된 커패시터는 종래의 HSG 제조 방법에 의해서 제조된 커패시터보다 더 높은 정전 용량(capacitance)의 최소 값(C_{min})을 갖는다.

상술한 바와같이, 본 발명의 HSG 제조방법에 따르면, 기판 온도 안정화공정과 1차 HSG 핵 생성($T1''$)이 동시에 이루어지게 할 수 있다. 그 결과, 2차 HSG 핵 생성($T2''$)에서부터 HSG층(26b)의 형성에 이르는 공정까지의 시간을 짧게할 수 있다.

또한, 1차 HSG 핵 및 2차 HSG 핵 생성을 구분하여서 HSG층(26b)을 형성하게 되면, 도 6b에 도시된 바와 같이, 그 HSG층(26b)은 종래방법에 의해 제조된 HSG 층(16b)보다 상대적으로 큰 평균 그레인 사이즈를 가질 수 있다. 그 결과, 본 발명의 HSG 제조기술이 적용되어 제조된 커패시터는 높은 커패시터의 정전 용량을 얻을 수 있다.

【발명의 효과】

따라서, 본 발명에 의한 HSG 제조 기술을 이용하여 HSG를 형성하면 커패시터의 정전 용량을 향상시키고, 생산성을 높일 수 있다.

본 발명은 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 자명하다.

【특허청구범위】

【청구항 1】

반도체 장치의 제조 방법에 있어서,

반응챔버를 히팅하는 단계와;

도포된 폴리실리콘막으로 이루어진 커패시터 전극을 갖는 반도체 기판을 상기 반응챔버내로 로딩하는 단계와;

상기 반응챔버의 내부 온도가 제 1 온도 범위내로 안정화될 때까지 상기 반응챔버내로 제 1 양의 반응 가스를 주입하여 상기 커패시터 전극상에 실리콘막을 형성하는 단계와;

상기 제 2 온도 범위내에서 상기 반도체 기판을 히팅하는 단계와;

상기 내부 온도가 상기 제 1 온도 범위에 이룬후 상기 반응챔버내로 상기 제 1 양의 반응가스보다 많은 양의 제 2 양의 반응 가스를 주입하여 상기 커패시터 전극 상에 복수개의 HSG 핵들을 형성하는 단계와;그리고

상기 반도체 기판을 어닐링하여 복수개의 HSG 핵들을 성장하여 상기 커패시터 전극 상에 HSG 막을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.

【청구항 2】

제 1 항에 있어서,

상기 제 1 양의 반응가스는 약 5 SCCM 이하인 반도체 장치의 제조 방법.

【청구항 3】

제 1 항에 있어서,

상기 제 1 온도범위는 약 200℃ ~500℃인 반도체 장치의 제조 방법.

【청구항 4】

제 1 항에 있어서,

상기 반응가스는 SiH_4 , Si_2H_6 및 DCS 로 이루어진 일군 중 선택되는 반도체 장치의 제조 방법.

【청구항 5】

제 1 항에 있어서,

상기 반응가스는 30℃~40℃ 온도범위내로 프리 히트되는 반도체 장치의 제조 방법.

【청구항 6】

제 1 항에 있어서,

상기 반응챔버의 내부 압력은 상기 반응 가스를 반응챔버내로 주입하는 단계 동안 1×10^{-3} torr 이하로 유지되는 반도체 장치의 제조 방법.

【청구항 7】

제 1 항에 있어서,

상기 제 2 온도 범위는 500℃~630℃인 반도체 장치의 제조 방법.

【청구항 8】

제 1 항에 있어서,

상기 반응챔버는 워멀형 챔버 (warm wall type chamber)인 반도체 장치의 제조 방법.

【청구항 9】

반응챔버를 히팅하고, 그것의 내부 온도를 제 1 온도 범위 내로 유지하는 단계와;

상기 반응챔버내로 반응가스를 주입하여 상기 반응 챔버내에 로드된 반도체 기판 상부에 형성되는 커패시터 전극상에 복수 개의 HSG 핵들을 형성하는 단계와;

상기 반도체 기판을 어닐링하여 복수개의 HSG 핵들을 성장하여 상기 커패시터 전극 상에 HSG막을 형성하는 단계를 포함하되,

상기 반응챔버를 히팅하는 단계는

상기 반응챔버의 내부 온도가 제 1 온도범위내로 안정될 때까지 상기 반응챔버내로 상기 미량의 반응 가스를 주입하여 상기 커패시터 전극상에 실리콘막을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.

【청구항 10】

제 9 항에 있어서,

상기 기판은 상기 반응챔버내로 상기 반응 가스를 주입하는 단계 동안 제 2 온도 범위 내로 가열되는 반도체 장치의 제조 방법.

【청구항 11】

제 10 항에 있어서,

상기 제 2 온도범위는 500℃~630℃인 반도체 장치의 제조 방법.

【청구항 12】

제 9 항에 있어서,

상기 미량의 반응챔버 가스는 5 sccm 이하인 반도체 장치의 제조 방법.

【청구항 13】

제 9 항에 있어서,

상기 제 1 온도범위는 약 200℃~500℃인 반도체 장치의 제조 방법.

【청구항 14】

제 9 항에 있어서,

상기 반응 가스는 SiH_4 , Si_2H_6 및 DCS로 이루어진 일군중 선택되는 반도체 장치의 제조 방법.

【청구항 15】

제 9 항에 있어서,

상기 반응가스는 30℃~40℃ 범위내로 프리 히트되는 반도체 장치의 제조 방법.

【청구항 16】

제 9 항에 있어서,

상기 반응챔버의 내부 압력은 상기 반응 가스를 상기 반응챔버내로 주입하는 단계 동안 1×10^{-3} torr 이하로 유지되는 반도체 장치의 제조 방법.

【청구항 17】

반응 챔버의 히팅에 의해 제 1 온도범위내로 반응 챔버를 안정화하는 단계와;

반도체 기판 상부에 형성된 커패시터 전극 상에 복수개의 HSG 핵들을 형성하

기 위해 사용하는 반응 가스를 주입하는 단계와;그리고

상기 HSG 핵들을 성장시켜 상기 커패시터 전극상에 HSG막을 형성하는 단계를 포함하되,

상기 반응챔버의 안정화단계는 상기 커패시터 전극상에 실리콘 박막을 도포하는 것을 포함하는 반도체 장치의 제조 방법.

【청구항 18】


제 17 항에 있어서,

상기 커패시터 전극상의 실리콘 박막은 상기 반응챔버의 안정화단계동안 미량의 상기 반응 가스를 상기 반응챔버내로 주입하므로서 형성되는 반도체 장치의 제조 방법.

【도면】


【도 1a】

(Prior Art)




【도 1b】

(Prior Art)




【도 1c】

(Prior Art)




【도 2】

(Prior Art)




【도 3】


(Prior Art)




【도 4a】




【도 4b】




【도 4c】



【도 5】



【도 6a】



【도 6b】

